

PCT/JP03/02421
29.05.03

日本国特許庁
JAPAN PATENT OFFICE

24 AUG 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 3月 4日

出願番号

Application Number:

特願2002-056694

[ST.10/C]:

[JP2002-056694]

出願人

Applicant(s):

シャープ株式会社

REC'D 20 JUN 2003


WIPO PCT

PRIORITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

2003年 4月 1日

特許庁長官
Commissioner,
Japan Patent Office,

太田信一郎



CERTIFIED COPY OF
PRIORITY DOCUMENT

出証番号 出証特2003-3022417

【書類名】 特許願

【整理番号】 02J00221

【提出日】 平成14年 3月 4日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 27/10

【発明者】

 【住所又は居所】 大阪府大阪市阿倍野区長池町 2 2 番 2 2 号 シャープ株式会社内

 【氏名】 岩田 浩

【発明者】

 【住所又は居所】 大阪府大阪市阿倍野区長池町 2 2 番 2 2 号 シャープ株式会社内

 【氏名】 柴田 晃秀

【特許出願人】

 【識別番号】 000005049

 【氏名又は名称】 シャープ株式会社

 【電話番号】 06-6621-1221

【代理人】

 【識別番号】 100103296

 【弁理士】

 【氏名又は名称】 小池 隆彌

 【電話番号】 06-6621-1221

 【連絡先】 電話 0 4 3 - 2 9 9 - 8 4 6 6 知的財産権本部 東京
知的財産部

【選任した代理人】

 【識別番号】 100073667

 【弁理士】

 【氏名又は名称】 木下 雅晴

【手数料の表示】

【予納台帳番号】 012313

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9703283

【包括委任状番号】 9703284

【プールの要否】 要

【書類名】 明細書

【発明の名称】 半導体記憶装置

【特許請求の範囲】

【請求項 1】 半導体基板と、

上記半導体基板上に形成されたゲート絶縁膜と、

上記ゲート絶縁膜上に形成された単一のゲート電極と、

上記単一のゲート電極側壁の両側に形成された 2 つの電荷保持部と、

上記 2 つの電荷保持部のそれぞれに対応する 2 つの拡散層領域と、

上記単一のゲート電極下に配置されたチャネル領域とを備え、

上記電荷保持部は、電荷を蓄積する機能を有する第 1 の絶縁体からなる膜が、
第 2 の絶縁体と第 3 の絶縁体とに挟まれた構造を有し、

上記電荷保持部は、上記第 1 の絶縁体に保持された電荷の多寡により、上記ゲート電極に電圧を印加した際の上記一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるように構成されてなることを特徴とする半導体記憶装置。

【請求項 2】 半導体基板と、

上記半導体基板上に形成されたゲート絶縁膜と、

上記ゲート絶縁膜上に形成された単一のゲート電極と、

上記単一のゲート電極側壁の両側に形成された 2 つの電荷保持部と、

上記 2 つの電荷保持部のそれぞれに対応する 2 つの拡散層領域と、

上記単一のゲート電極下に配置されたチャネル領域とを備え、

上記電荷保持部は、電荷を蓄積する機能を有する第 1 の絶縁体からなる膜が、
第 2 の絶縁体と第 3 の絶縁体とに挟まれた構造を有し、

上記電荷保持部は、上記第 1 の絶縁体に保持された電荷の多寡により、上記ゲート電極に電圧を印加した際の上記一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるように構成されてなり、

上記第 1 の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差を χ_1 とし、

上記第 2 の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差

を χ_2 とし、

上記第 3 の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差を χ_3 とするとき、

$\chi_1 > \chi_2$ かつ $\chi_1 > \chi_3$ であることを特徴とする半導体記憶装置。

【請求項 3】 半導体基板と、

上記半導体基板上に形成されたゲート絶縁膜と、

上記ゲート絶縁膜上に形成された単一のゲート電極と、

上記単一のゲート電極側壁の両側に形成された 2 つの電荷保持部と、

上記 2 つの電荷保持部のそれぞれに対応する 2 つの拡散層領域と、

上記単一のゲート電極下に配置されたチャネル領域とを備え、

上記電荷保持部は、電荷を蓄積する機能を有する第 1 の絶縁体からなる膜が、第 2 の絶縁体と第 3 の絶縁体とに挟まれた構造を有し、

上記電荷保持部は、上記第 1 の絶縁体に保持された電荷の多寡により、上記ゲート電極に電圧を印加した際の上記一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるように構成されてなり、

上記第 1 の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差を ϕ_1 とし、

上記第 2 の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差を ϕ_2 とし、

上記第 3 の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差を ϕ_3 とするとき、

$\phi_1 < \phi_2$ かつ $\phi_1 < \phi_3$ であることを特徴とする半導体記憶装置。

【請求項 4】 半導体基板と、

上記半導体基板上に形成されたゲート絶縁膜と、

上記ゲート絶縁膜上に形成された単一のゲート電極と、

上記単一のゲート電極側壁の両側に形成された 2 つの電荷保持部と、

上記 2 つの電荷保持部のそれぞれに対応する 2 つの拡散層領域と、

上記単一のゲート電極下に配置されたチャネル領域とを備え、

上記電荷保持部は、電荷を蓄積する機能を有する第 1 の絶縁体からなる膜が、

第 2 の絶縁体と第 3 の絶縁体とに挟まれた構造を有し、

上記電荷保持部は、上記第 1 の絶縁体に保持された電荷の多寡により、上記ゲート電極に電圧を印加した際の上記一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるように構成されてなり、

上記第 1 の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差を χ_1 とし、

上記第 2 の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差を χ_2 とし、

上記第 3 の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差を χ_3 とし、

上記第 1 の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差を ϕ_1 とし、

上記第 2 の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差を ϕ_2 とし、

上記第 3 の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差を ϕ_3 とするとき、

$\chi_1 > \chi_2$ 、 $\chi_1 > \chi_3$ 、 $\phi_1 < \phi_2$ 、 $\phi_1 < \phi_3$ のいずれをも満たすことを特徴とする半導体記憶装置。

【請求項 5】 半導体基板と、

上記半導体基板上に形成されたゲート絶縁膜と、

上記ゲート絶縁膜上に形成された単一のゲート電極と、

上記単一のゲート電極側壁の両側に形成された 2 つの電荷保持部と、

上記 2 つの電荷保持部のそれぞれに対応する 2 つの拡散層領域と、

上記単一のゲート電極下に配置されたチャネル領域とを備え、

上記電荷保持部は、電荷を蓄積する機能を有する第 1 の絶縁体からなる膜が、第 2 の絶縁体と第 3 の絶縁体とに挟まれた構造を有し、

上記第 1 の絶縁体とはシリコン窒化物であり、

上記第 2 及び第 3 の絶縁膜とはシリコン酸化物であり、

上記電荷保持部は、上記第 1 の絶縁体に保持された電荷の多寡により、上記ゲ

ート電極に電圧を印加した際の上記一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるように構成されてなることを特徴とする半導体記憶装置。

【請求項6】 請求項5に記載の半導体記憶装置において、

シリコン酸化物である上記第2の絶縁体は膜状であって、上記半導体基板と上記第1の絶縁体とを隔てており、

上記半導体基板上における上記第2の絶縁体からなる膜の厚さは、30nm以上であって150nm以下であることを特徴とする半導体記憶装置。

【請求項7】 請求項5に記載の半導体記憶装置において、

シリコン窒化物である上記第1の絶縁体からなる膜の厚さは、上記半導体基板上において、20nm以上であって100nm以下であることを特徴とする半導体記憶装置。

【請求項8】 半導体基板と、

上記半導体基板上に形成されたゲート絶縁膜と、

上記ゲート絶縁膜上に形成された単一のゲート電極と、

上記単一のゲート電極側壁の両側に形成された2つの電荷保持部と、

上記2つの電荷保持部のそれぞれに対応する2つの拡散層領域と、

上記単一のゲート電極下に配置されたチャンネル領域とを備え、

上記電荷保持部は、電荷を蓄積する機能を有する第1の絶縁体からなる膜が、第2の絶縁体と第3の絶縁体とに挟まれた構造を有し、

上記第2の絶縁体は膜状であって、上記半導体基板及び上記ゲート電極の側壁と、上記第1の絶縁体とを隔てており、

上記ゲート電極の側壁近傍における上記第2の絶縁体からなる膜の厚さは、上記半導体基板上における上記第2の絶縁体からなる膜の厚さよりも厚く、

上記電荷保持部は、上記第1の絶縁体に保持された電荷の多寡により、上記ゲート電極に電圧を印加した際の上記一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるように構成されてなることを特徴とする半導体記憶装置。

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】

本発明は、半導体記憶装置に関する。より詳細には、電荷量の変化を電流量に変換する機能を有する電界効果トランジスタからなる半導体記憶装置に関する。

【 0 0 0 2 】

【従来の技術】

従来から、1つの電界効果トランジスタで2ビットの記憶が可能な不揮発性メモリとして、サイファン・セミコンダクターズ・リミテッド社が開発したメモリがある（特表2001-512290）。

【 0 0 0 3 】

このメモリは、図10に示したように、P型ウェル領域901上にゲート絶縁膜を介して形成されたゲート電極909、P型ウェル領域901表面に形成された第1のN型拡散層領域902及び第2のN型拡散層領域903から構成される。ゲート絶縁膜は、シリコン酸化膜904、905の間にシリコン窒化膜906が挟まれた、いわゆるONO(Oxide Nitride Oxide)膜からなる。シリコン窒化膜906中には、第1及び第2のN型拡散層領域902、903の端部付近に、それぞれ記憶保持部907、908が形成されている。

【 0 0 0 4 】

これらの記憶保持部907、908のそれぞれの個所での電荷の多寡をトランジスタのドレイン電流として読み出すことにより、1トランジスタで2ビットの情報を記憶させることができる。

【 0 0 0 5 】

【発明が解決しようとする課題】

しかし、前記のメモリでは、ゲート絶縁膜はONO膜の3層構造であり、薄膜化が困難であるため、素子の微細化が困難であるという問題があった。すなわち、ゲート絶縁膜の膜厚に関するスケールアップが困難であり、短チャネル効果の増大を招くことにより、素子の微細化が果たせなかった。また、チャネル長が短くなるにつれ、1つのトランジスタの記憶保持部907、908の2箇所を分離することが困難となるため、さらなる素子の微細化が果たせなかった。

【 0 0 0 6 】

本発明は前記課題に鑑みなされたものであり、1つのトランジスタで2ビットの記憶保持を実現しながら、更に微細化することができる半導体記憶装置を提供することを目的とする。

【 0 0 0 7 】

【課題を解決するための手段】

上記課題を解決するため、第1の発明の半導体記憶装置は、半導体基板と、上記半導体基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成された単一のゲート電極と、上記単一のゲート電極側壁の両側に形成された2つの電荷保持部と、上記2つの電荷保持部のそれぞれに対応する2つの拡散層領域と、上記単一のゲート電極下に配置されたチャネル領域とを備え、上記電荷保持部は、電荷を蓄積する機能を有する第1の絶縁体からなる膜が、第2の絶縁体と第3の絶縁体とに挟まれた構造を有し、上記電荷保持部は、上記第1の絶縁体に保持された電荷の多寡により、上記ゲート電極に電圧を印加した際の上記一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるように構成されてなることを特徴としている。

【 0 0 0 8 】

上記構成によれば、上記ゲート電極側壁の両側に形成された2つの電荷保持部は、上記ゲート絶縁膜とは独立しているので、電荷保持部が担うメモリ機能と、ゲート絶縁膜が担うトランジスタ動作機能とは分離されている。そのため、十分なメモリ機能を有したままゲート絶縁膜を薄膜化して短チャネル効果を抑制するのが容易である。また、ゲート電極の両側に形成された2つの電荷保持部はゲート電極により分離されているので書換え時の干渉が効果的に抑制される。言い換えれば、2つの電荷保持部間の距離を小さくすることができる。したがって、2ビット動作が可能で、かつ微細化が容易な半導体記憶装置が提供される。

【 0 0 0 9 】

更には、電荷を蓄積する機能を有する第1の絶縁体からなる膜が、第2の絶縁体と第3の絶縁体とに挟まれた構造を有している。そのため、電荷の注入に際して、短い時間で第1の絶縁体内の電荷密度を上げ、また、電荷密度を均一にする

ことができる。また、電荷を蓄積する第1の絶縁体は、導電体部（ゲート電極、拡散層領域、半導体基板）とは他の絶縁膜で隔てられているので、電荷の漏れが抑制されて十分な保持時間を得ることができる。したがって、半導体記憶装置の高速書換え、信頼性の向上、十分な保持時間の確保が可能となる。

【0010】

また、本発明の第2の半導体記憶装置は、半導体基板と、上記半導体基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成された単一のゲート電極と、上記単一のゲート電極側壁の両側に形成された2つの電荷保持部と、上記2つの電荷保持部のそれぞれに対応する2つの拡散層領域と、上記単一のゲート電極下に配置されたチャンネル領域とを備え、上記電荷保持部は、電荷を蓄積する機能を有する第1の絶縁体からなる膜が、第2の絶縁体と第3の絶縁体とに挟まれた構造を有し、上記電荷保持部は、上記第1の絶縁体に保持された電荷の多寡により、上記ゲート電極に電圧を印加した際の上記一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるように構成されてなり、上記第1の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差を χ_1 とし、上記第2の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差を χ_2 とし、上記第3の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差を χ_3 とすると、 $\chi_1 > \chi_2$ かつ $\chi_1 > \chi_3$ であることを特徴としている。

【0011】

本発明によってもまた、第1の発明の半導体記憶装置と同様な作用効果を奏する。

【0012】

更には、上記第1の絶縁体の電子親和力が、上記第2及び第3の絶縁体の電子親和力よりも大きい。そのため、蓄積する電荷が電子の場合、電荷を蓄積する第1の絶縁体からなる膜からの電荷の散逸が効果的に抑制され、記憶保持時間が長くなる。更には、電荷を蓄積する第1の絶縁体への電荷注入効率が高くなって書換え時間が短縮する。したがって、半導体記憶装置の書換え時間を短縮して、高速動作を実現することができる。

【0013】

また、本発明の第3の半導体記憶装置は、半導体基板と、上記半導体基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成された単一のゲート電極と、上記単一のゲート電極側壁の両側に形成された2つの電荷保持部と、上記2つの電荷保持部のそれぞれに対応する2つの拡散層領域と、上記単一のゲート電極下に配置されたチャネル領域とを備え、上記電荷保持部は、電荷を蓄積する機能を有する第1の絶縁体からなる膜が、第2の絶縁体と第3の絶縁体とに挟まれた構造を有し、上記電荷保持部は、上記第1の絶縁体に保持された電荷の多寡により、上記ゲート電極に電圧を印加した際の上記一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるように構成されてなり、上記第1の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差を $\phi 1$ とし、上記第2の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差を $\phi 2$ とし、上記第3の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差を $\phi 3$ とすると、 $\phi 1 < \phi 2$ かつ $\phi 1 < \phi 3$ であることを特徴としている。

【0014】

本発明によってもまた、第1の発明の半導体記憶装置と同様な作用効果を奏する。

【0015】

更には、上記第1の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差が、上記第2及び第3の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差よりも小さい。そのため、蓄積する電荷が正孔の場合、電荷を蓄積する第1の絶縁体からなる膜からの電荷の散逸が効果的に抑制され、記憶保持時間が長くなる。更には、電荷を蓄積する第1の絶縁体への電荷注入効率が高くなって書換え時間が短縮する。したがって、半導体記憶装置の書換え時間を短縮して、高速動作を実現することができる。

【0016】

また、本発明の第4の半導体記憶装置は、半導体基板と、上記半導体基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成された単一のゲート電極と、上記単一のゲート電極側壁の両側に形成された2つの電荷保持部と、上記2つの電荷保持部のそれぞれに対応する2つの拡散層領域と、上記単一のゲート電

極下に配置されたチャネル領域とを備え、上記電荷保持部は、電荷を蓄積する機能を有する第1の絶縁体からなる膜が、第2の絶縁体と第3の絶縁体とに挟まれた構造を有し、上記電荷保持部は、上記第1の絶縁体に保持された電荷の多寡により、上記ゲート電極に電圧を印加した際の上記一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるように構成されてなり、上記第1の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差を χ_1 とし、上記第2の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差を χ_2 とし、上記第3の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差を χ_3 とし、上記第1の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差を ϕ_1 とし、上記第2の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差を ϕ_2 とし、上記第3の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差を ϕ_3 とすると、 $\chi_1 > \chi_2$ 、 $\chi_1 > \chi_3$ 、 $\phi_1 < \phi_2$ 、 $\phi_1 < \phi_3$ のいずれをも満たすことを特徴としている。

【0017】

本発明によってもまた、第1の発明の半導体記憶装置と同様な作用効果を奏する。

【0018】

更には、上記第1の絶縁体の電子親和力が、上記第2及び第3の絶縁体の電子親和力よりも大きく、かつ、上記第1の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差が、上記第2及び第3の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差よりも小さい。そのため、電子の注入効率と正孔の注入効率の両方が高くなり、例えば書込み時には第1の絶縁体に電子を注入し、消去時には正孔を注入して蓄積された電子と再結合させる場合（電子と正孔を入れ替えても同様）、書込み動作と消去動作を共に高速化することができる。

【0019】

また、本発明の第5の半導体記憶装置は、半導体基板と、上記半導体基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成された単一のゲート電極と、上記単一のゲート電極側壁の両側に形成された2つの電荷保持部と、上記2つの電荷保持部のそれぞれに対応する2つの拡散層領域と、上記単一のゲート電

極下に配置されたチャネル領域とを備え、上記電荷保持部は、電荷を蓄積する機能を有する第1の絶縁体からなる膜が、第2の絶縁体と第3の絶縁体とに挟まれた構造を有し、上記第1の絶縁体とはシリコン窒化物であり、上記第2及び第3の絶縁膜とはシリコン酸化物であり、上記電荷保持部は、上記第1の絶縁体に保持された電荷の多寡により、上記ゲート電極に電圧を印加した際の上記一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるように構成されてなることを特徴としている。

【0020】

本発明の半導体記憶装置は、第1の発明の半導体記憶装置において、第1～第3の絶縁体を具体的に特定している。電荷を蓄積する機能を有する第1の絶縁体はシリコン窒化膜であり、電荷（電子及び正孔）をトラップする準位が多数存在するため大きなヒステリシス特性を得ることができる。また、第2及び第3の絶縁体はシリコン酸化物であるから、上記第1の絶縁体の電子親和力が、上記第2及び第3の絶縁体の電子親和力よりも大きく、かつ、上記第1の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差が、上記第2及び第3の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差よりも小さい。したがって、書込み動作と消去動作を共に高速化することができる。更には、シリコン酸化物膜およびシリコン窒化膜は共にLSIプロセスでごく標準的に用いられる材料であるから、製造プロセスが簡単になる。

【0021】

一実施の形態では、シリコン酸化物である上記第2の絶縁体は膜状であって、上記半導体基板と上記第1の絶縁体とを隔てており、上記半導体基板上における上記第2の絶縁体からなる膜の厚さは、30nm以上であって150nm以下であることを特徴としている。

【0022】

上記実施の形態によれば、上記第1の絶縁体に蓄積された電荷の漏れを抑制しつつ、上記第1の絶縁体への電荷の注入を十分に高速に行なうことができる。したがって、高速の書換え動作と十分な保持時間とを両立した半導体記憶装置が提供される。

【 0 0 2 3 】

また、一実施の形態では、シリコン窒化物である上記第 1 の絶縁体からなる膜の厚さは、上記半導体基板上において、20 nm 以上であって 100 nm 以下であることを特徴としている。

【 0 0 2 4 】

上記実施の形態によれば、半導体記憶装置の閾値変化（あるいは読出し電流変化）を十分として素子間ばらつきを抑え、かつ、記憶保持中のシリコン窒化膜中の電荷移動による閾値（あるいは読出し電流）の変化を抑制することができる。

【 0 0 2 5 】

また、本発明の第 6 の半導体記憶装置は、半導体基板と、上記半導体基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成された単一のゲート電極と、上記単一のゲート電極側壁の両側に形成された 2 つの電荷保持部と、上記 2 つの電荷保持部のそれぞれに対応する 2 つの拡散層領域と、上記単一のゲート電極下に配置されたチャネル領域とを備え、上記電荷保持部は、電荷を蓄積する機能を有する第 1 の絶縁体からなる膜が、第 2 の絶縁体と第 3 の絶縁体とに挟まれた構造を有し、上記第 2 の絶縁体は膜状であって、上記半導体基板及び上記ゲート電極の側壁と、上記第 1 の絶縁体とを隔てており、上記ゲート電極の側壁近傍における上記第 2 の絶縁体からなる膜の厚さは、上記半導体基板上における上記第 2 の絶縁体からなる膜の厚さよりも厚く、上記電荷保持部は、上記第 1 の絶縁体に保持された電荷の多寡により、上記ゲート電極に電圧を印加した際の上記一方の拡散層領域から他方の拡散層領域に流れる電流量を変化させるように構成されてなることを特徴としている。

【 0 0 2 6 】

本発明によってもまた、第 1 の発明の半導体記憶装置と同様な作用効果を奏する。

【 0 0 2 7 】

更には、上記ゲート電極の側壁近傍における上記第 2 の絶縁体からなる膜の厚さは、上記半導体基板上における上記第 2 の絶縁体からなる膜の厚さよりも厚い

から、ゲート電極から電荷を蓄積する第1の絶縁体への電荷の注入（あるいは第1の絶縁体からゲート電極への電荷の放出）を効果的に抑制することができる。したがって、半導体記憶装置の書換え特性が安定し、信頼性が向上する。

【0028】

【発明の実施の形態】

本発明の半導体記憶装置は、主として、ゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極の両側に形成された電荷保持部と、電荷保持部のゲート電極と反対側のそれぞれに配置されたソース／ドレイン領域（拡散層領域）と、ゲート電極下に配置されたチャンネル領域とから構成される。

【0029】

この半導体記憶装置は、1つの電荷保持部に2値又はそれ以上の情報を記憶することにより、4値又はそれ以上の情報を記憶するメモリ素子として機能する。

【0030】

本発明の半導体記憶装置は、半導体基板上、好ましくは半導体基板内に形成された第1導電型のウェル領域上に形成されることが好ましい。

【0031】

半導体基板としては、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の元素半導体、GaAs、InGaAs、ZnSe等の化合物半導体による基板、SOI基板又は多層SOI基板等の種々の基板を用いることができる。なかでもシリコン基板又は表面半導体層としてシリコン層が形成されたSOI基板が好ましい。この半導体基板上には、素子分離領域が形成されていることが好ましく、更にトランジスタ、キャパシタ、抵抗等の素子、これらによる回路、半導体装置や層間絶縁膜が組み合わせられて、シングル又はマルチレイヤー構造で形成されていてもよい。なお、素子分離領域は、LOCOS膜、トレンチ酸化膜、STI膜等種々の素子分離膜により形成することができる。半導体基板は、P型又はN型の導電型を有していてもよく、半導体基板には、少なくとも1つの第1導電型（P型又はN型）のウェル領域が形成されていることが好ましい。半導体基板及びウェル領域の不純物濃度は、当該分野で公知の範囲のものが使用できる。なお、半導体基板としてSOI基

板を用いる場合には、表面半導体層には、ウェル領域が形成されていてもよいが、チャネル領域下にボディ領域を有していてもよい。

ゲート絶縁膜は、通常、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜；酸化アルミニウム膜、酸化チタニウム膜、酸化タンタル膜、酸化ハフニウム膜などの高誘電体膜の単層膜又は積層膜を使用することができる。なかでも、シリコン酸化膜が好ましい。

ゲート電極は、ゲート絶縁膜上に、通常半導体装置に使用されるような形状で形成されている。ゲート電極は、実施の形態のなかで特に指定がない限り、特に限定されるものではなく、導電膜、例えば、ポリシリコン：銅、アルミニウム等の金属：タングステン、チタン、タンタル等の高融点金属：高融点金属とのシリサイド等の単層膜又は積層膜等が挙げられる。ゲート電極の膜厚は、例えば50～400nm程度の膜厚で形成することが適当である。なお、ゲート電極の下には、チャネル領域が形成されるが、チャネル領域は、ゲート電極下のみならず、ゲート電極とゲート長方向におけるゲート端の外側を含む領域下に形成されていることが好ましい。このように、ゲート電極で覆われていないチャネル領域が存在する場合には、そのチャネル領域は、ゲート絶縁膜又は後述する電荷保持部で覆われていることが好ましい。

電荷保持部は、電荷を蓄積する第1の絶縁体からなる膜が、第2の絶縁体からなる膜と第3の絶縁体からなる膜とで挟まれたサンドウィッチ構造を有するのが好ましい。電荷を蓄積する第1の絶縁体が膜状であるから、電荷の注入により短い時間で第1の絶縁体内の電荷密度を上げ、また、電荷密度を均一にすることができる。電荷を蓄積する第1の絶縁体内の電荷分布が不均一であった場合、保持中に第1の絶縁体内を電荷が移動してメモリ素子の信頼性が低下する恐れがある。また、電荷を蓄積する第1の絶縁体は、導電体部（ゲート電極、拡散層領域、半導体基板）とは他の絶縁膜で隔てられているので、電荷の漏れが抑制されて十分な保持時間を得ることができる。したがって、上記サンドウィッチ構造を有する場合、半導体記憶装置の高速書換え、信頼性の向上、十分な保持時間の確保が可能となる。

更には、蓄積される電荷が電子の場合、上記第1の絶縁体の電子親和力が、上記第2及び第3の絶縁体の電子親和力よりも大きいことが好ましい。ここで、電子親和力とは、真空準位と伝導電子体の最低準位とのエネルギー差である。もしくは、蓄積される電荷がホール（正孔）の場合、上記第1の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差が、上記第2及び第3の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差よりも小さいことが好ましい。上記条件を満たす場合、電荷を蓄積する第1の絶縁体からなる膜からの電荷の散逸が効果的に抑制され、記憶保持時間が長くなる。更には、電荷を蓄積する第1の絶縁体への電荷注入効率が高くなって書換え時間が短縮する。上記条件を満たす電荷保持部としては、上記第1の絶縁体をシリコン窒化膜とし、第2及び第3の絶縁体をシリコン酸化膜とするのが特に好ましい。シリコン窒化膜は、電荷をトラップする準位が多数存在するため大きなヒステリシス特性を得ることができる。また、シリコン酸化膜およびシリコン窒化膜は共にLSIプロセスでよく標準的に用いられる材料であるため、好ましい。なお、上記第2及び第3の絶縁体は、異なる物質であってもよいし同一の物質であってもよい。

電荷保持部は、ゲート電極の両側に形成されており、また、半導体基板（ウェル領域、ボディ領域又はソース／ドレイン領域もしくは拡散層領域）上に配置している。

ソース／ドレイン領域は、半導体基板又はウェル領域と逆導電型の拡散層領域として、電荷保持部のゲート電極と反対側のそれぞれに配置されている。ソース／ドレイン領域と半導体基板又はウェル領域との接合は、不純物濃度が急峻であることが好ましい。ホットエレクトロンやホットホールが低電圧で効率良く発生し、より低電圧で高速な動作が可能となるからである。ソース／ドレイン領域の接合深さは、特に限定されるものではなく、得ようとする半導体記憶装置の性能等に応じて、適宜調整することができる。なお、半導体基板としてSOI基板を用いる場合には、ソース／ドレイン領域は、表面半導体層の膜厚よりも小さな接合深さを有していてもよいが、表面半導体層の膜厚とほぼ同程度の接合深さを有していることが好ましい。

ソース／ドレイン領域は、ゲート電極端とオーバーラップするように配置してい

てもよいし、ゲート電極端に対してオフセットされて配置されていてもよい。特に、オフセットされている場合には、ゲート電極に電圧を印加したときの電荷保持膜下のオフセット領域の反転しやすさが電荷保持部に蓄積された電荷量によって大きく変化し、メモリ効果が増大するとともに、短チャネル効果の低減をもたらすため、好ましい。ただし、あまりオフセットしすぎると、ソース・ドレイン間の駆動電流が著しく小さくなる。したがって、オフセット量はメモリ効果と駆動電流の双方が適切な値となるように決定すればよい。

【0032】

ソース／ドレイン領域は、その一部が、チャネル領域表面、つまり、ゲート絶縁膜下面よりも高い位置に延設されていてもよい。この場合には、半導体基板内に形成されたソース／ドレイン領域上に、このソース／ドレイン領域と一体化した導電膜が積層されて構成されていることが適当である。導電膜としては、例えば、ポリシリコン、アモルファスシリコン等の半導体、シリサイド、上述した金属、高融点金属等が挙げられる。なかでも、ポリシリコンが好ましい。ポリシリコンは、不純物拡散速度が半導体基板に比べて非常に大きいために、半導体基板内におけるソース／ドレイン領域の接合深さを浅くするのが容易で、短チャネル効果の抑制がしやすいためである。なお、この場合には、このソース／ドレイン領域の一部は、ゲート電極とともに、電荷保持膜の少なくとも一部を挟持するように配置することが好ましい。

【0033】

本発明の半導体記憶装置は、ゲート絶縁膜上に形成された単一のゲート電極、ソース領域、ドレイン領域及び半導体基板を4個の端子として、この4個の端子のそれぞれに所定の電位を与えることにより、書込み、消去、読出しの各動作を行なう。具体的な動作原理及び動作電圧の例は、後述する。本発明の半導体記憶装置をアレイ状に配置してメモリセルアレイを構成した場合、単一の制御ゲートで各メモリセルを制御できるので、ワード線の本数を少なくすることができる。

【0034】

本発明の半導体記憶装置は、通常の半導体プロセスによって、例えば、ゲート電極の側壁に積層構造のサイドウォールスペーサを形成する方法と同様の方法に

よって形成することができる。具体的には、ゲート電極を形成した後、絶縁膜（第2の絶縁体）／電荷蓄積膜（第1の絶縁体）／絶縁膜（第2の絶縁体）の積層膜を形成し、適当な条件下でエッチバックしてこれらの膜をサイドウォールスペース状に残す方法が挙げられる。

【0035】

本発明の半導体記憶装置は、電池駆動の携帯電子機器、特に携帯情報端末に用いることができる。携帯電子機器としては、携帯情報端末、携帯電話、ゲーム機器等が挙げられる。

【0036】

以下に、本発明の半導体記憶装置について、図面に基づいて詳細に説明する。

（実施の形態1）

本実施の形態の半導体記憶装置を構成するメモリ素子は、2ビットの記憶が可能な不揮発性メモリセルとして、図1に示したように、半導体基板11上に、ゲート絶縁膜12を介して、通常のトランジスタと同程度のゲート長、例えば0.015 μm ～0.5 μm 程度のゲート電極13が形成されており、ゲート絶縁膜12及びゲート電極13の側壁に、サイドウォールスペース形状の電荷保持部61、62が形成されて構成されている。また、電荷保持部61、62のゲート電極13と反対の側には、第1の拡散層領域17及び第2の拡散層領域18（ソース／ドレイン領域）が形成されており、このソース／ドレイン領域17、18は、ゲート電極13端部に対して（ゲート電極13が形成された領域41から）オフセットされている。

【0037】

このように、メモリトランジスタの電荷保持部61、62は、ゲート絶縁膜12とは独立して形成されている。したがって、電荷保持部が担うメモリ機能と、ゲート絶縁膜が担うトランジスタ動作機能とは分離されている。また、ゲート電極13の両側に形成された2つの電荷保持部61、62はゲート電極13により分離されているので書換え時の干渉が効果的に抑制される。したがって、このメモリトランジスタは、2ビットの記憶が可能で、かつ微細化が容易である。

【0038】

また、ソース／ドレイン領域 17、18 がゲート電極 13 からオフセットされていることにより、ゲート電極 13 に電圧を印加したときの電荷保持部下のオフセット領域 42 の反転しやすさを、電荷保持部 61、62 に蓄積された電荷量によって大きく変化させることができ、メモリ効果を増大させることが可能となる。更に、通常のロジックトランジスタと比較して、短チャネル効果を強力に防止することができ、より一層のゲート長の微細化を図ることができる。また、構造的に短チャネル効果抑制に適しているため、ロジックトランジスタと比較して膜厚の厚いゲート絶縁膜を採用することができ、信頼性を向上させることが可能となる。

【0039】

サイドウォールスペーサ形状の電荷保持部 61、62 は、シリコン窒化膜 15 がシリコン酸化膜 14、16 で挟まれた構造を有している。シリコン窒化膜 15 は、電荷（電子又は正孔）をトラップして蓄積する機能を有している。主として電荷を蓄積するのは、シリコン窒化膜 15 のうち、オフセット領域 42 上に存する部分（領域 43）である。このように、電荷保持部 61、62 はシリコン窒化膜 15 がシリコン酸化膜 14、16 によって挟まれた構造を有するため、電荷保持部 61、62 への電荷注入効率が上がり、書換え動作（書込み及び消去動作）の高速化が実現する。

【0040】

図 2 は、図 1 に記載したメモリ素子の、一方のゲート端付近での拡大図である。主として電荷を蓄積するのは領域 43 であるから、オフセット領域 42 上におけるシリコン酸化膜 14 の厚さ T_1 及びシリコン窒化膜 15 の厚さ T_2 が、メモリ特性に大きな影響を与える。

【0041】

オフセット領域 42 上におけるシリコン酸化膜 14 の厚さ T_1 は、以下のように設定するのが好ましい。シリコン酸化膜 14 の厚さ T_1 が 30 nm 以下の場合、領域 43 に蓄積した電荷がシリコン酸化膜 14 を通して逃げやすくなり、保持時間が著しく短くなる。一方、 T_1 が 150 nm 以上では、領域 43 への電荷注入効率が悪化し、書込み時間の増大が無視できなくなる。したがって、シリコン

酸化膜 1 4 の厚さ T_1 は、 $30\text{ nm} \sim 150\text{ nm}$ とすれば、十分な保持時間と高速な書換えが両立するので、好ましい。 T_1 は、 $50\text{ nm} \sim 100\text{ nm}$ とするのが、より好ましい。

【 0 0 4 2 】

オフセット領域 4 2 上におけるシリコン窒化膜 1 5 の厚さ T_2 は、以下のように設定するのが好ましい。シリコン窒化膜 1 5 の厚さ T_2 が 20 nm 以下の場合、シリコン窒化膜 1 5 中に含まれる電荷トラップ密度が十分でなくなるため、メモリ素子の閾値変化（あるいは読出し電流変化）が十分でなくなる。更には、シリコン窒化膜 1 5 の膜厚ばらつきが与える素子間ばらつきが無視できなくなる。一方、シリコン窒化膜 1 5 の厚さ T_2 が 100 nm 以上では、書換え時にシリコン窒化膜中に一様に電荷を注入するのが難しく、もしくはより長い時間を要する。また、シリコン窒化膜に一様に電荷が注入されなかった場合、記憶保持中にシリコン窒化膜中で電荷が移動し、閾値（あるいは読出し電流）の変化が問題となる。したがって、シリコン窒化膜 1 5 の厚さ T_2 は、 $20\text{ nm} \sim 100\text{ nm}$ とすれば、メモリ素子は十分な信頼性を備えるので、好ましい。 T_2 は、 $30\text{ nm} \sim 70\text{ nm}$ とするのが、より好ましい。

【 0 0 4 3 】

図 3 は、図 2 の切断面線 A - A' における、電子に対するエネルギーダイアグラム（エネルギーバンド図）を示している。なお、簡単のため、バンドは全てフラット（真空準位 V_L が位置によらず一定）としている。図 3 中、 E_{Cs} は半導体（半導体基板 1 1）の伝導電子帯の最低準位、 E_{Vs} は半導体の価電子帯の最高準位、 E_{fs} は半導体のフェルミレベル、 E_{C1} は第 1 の絶縁体（シリコン窒化膜 1 5）の伝導電子帯の最低準位、 E_{V1} は第 1 の絶縁体の価電子帯の最高準位、 E_{C2} は第 2 の絶縁体（シリコン酸化膜 1 4）の伝導電子帯の最低準位、 E_{V2} は第 2 の絶縁体の価電子帯の最高準位、 E_{C3} は第 3 の絶縁体（シリコン酸化膜 1 6）の伝導電子帯の最低準位、 E_{V3} は第 3 の絶縁体の価電子帯の最高準位である。したがって、 χ_1 は第 1 の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差（電子親和力）、 ϕ_1 は第 1 の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差、 χ_2 は第 2 の絶縁体における真空準

位と伝導電子帯の最低準位とのエネルギー差（電子親和力）、 $\phi 2$ は第2の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差、 $\chi 3$ は第3の絶縁体における真空準位と伝導電子帯の最低準位とのエネルギー差（電子親和力）、 $\phi 3$ は第3の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差を示している。

【0044】

電荷を蓄積する第1の絶縁体に電子が蓄積する場合、 $\chi 1 > \chi 2$ かつ $\chi 1 > \chi 3$ であることが好ましい。この場合、第1の絶縁体（シリコン窒化膜15）に電子を注入する際に、第3の絶縁体（シリコン酸化膜16）が障壁となって、電子の注入効率が高くなる。また、第1の絶縁体に蓄積された電子が半導体基板11に漏れるのを効率的に防止することができる。したがって、高速の書込み動作と良好な保持特性が実現する。

【0045】

電荷を蓄積する第1の絶縁体に正孔が蓄積する場合、 $\phi 1 < \phi 2$ かつ $\phi 1 < \phi 3$ であることが好ましい。この場合、第1の絶縁体（シリコン窒化膜15）に正孔を注入する際に、第3の絶縁体（シリコン酸化膜16）が障壁となって、正孔の注入効率が高くなる。また、第1の絶縁体に蓄積された正孔が半導体基板11に漏れるのを効率的に防止することができる。したがって、高速の書込み動作と良好な保持特性が実現する。

【0046】

なお、上記4条件（ $\chi 1 > \chi 2$ 、 $\chi 1 > \chi 3$ 、 $\phi 1 < \phi 2$ 、 $\phi 1 < \phi 3$ ）が全て満たされるのがより好ましい。例えば、電荷を蓄積する第1の絶縁体に電子が蓄積する場合であっても、蓄積された電子を除去するために正孔を注入する場合は、正孔の注入効率が高くなり、消去動作をも高速化することができる。

【0047】

本実施例では、第1の絶縁体はシリコン酸化膜、第2及び第3の絶縁体はシリコン窒化膜であったが、その限りではない。例えば、第1の絶縁体を酸化ハフニウム、酸化ジルコニウムなどの高誘電材料とすることができる。

【0048】

このメモリの書込み動作原理を、図4を用いて説明する。

【0049】

ここで、書込みとは、電荷保持部61、62に電子を注入することを指すこととする。

【0050】

第2の電荷保持部62に電子を注入する（書込む）ためには、図4（a）に示すように、第1の拡散層領域17をソース電極に、第2の拡散層領域18をドレイン電極とする。例えば、第1の拡散層領域17及び半導体基板11に0V、第2の拡散層領域18に+5V、ゲート電極13に+2Vを印加すればよい。このような電圧条件によれば、反転層31が、第1の拡散層領域17（ソース電極）から伸びるが、第2の拡散層領域18（ドレイン電極）に達することなく、ピンチオフ点が発生する。電子は、ピンチオフ点から第2の拡散層領域18（ドレイン電極）まで高電界により加速され、いわゆるホットエレクトロン（高エネルギーの伝導電子）となる。このホットエレクトロンが第2の電荷保持部62（より正確にはシリコン窒化膜15）に注入されることにより書込みが行なわれる。なお、第1の電荷保持部61近傍では、ホットエレクトロンが発生しないため、書込みは行なわれない。

【0051】

このようにして、第2の電荷保持部62に電子を注入して、書込みを行なうことができる。

【0052】

一方、第1の電荷保持部61に電子を注入する（書込む）ためには、図4（b）に示すように、第2の拡散層領域18をソース電極に、第1の拡散層領域17をドレイン電極とする。例えば、第2の拡散層領域18及び半導体基板11に0V、第1の拡散層領域17に+5V、ゲート電極13に+2Vを印加すればよい。このように、第2の電荷保持部62に電子を注入する場合とは、ソース／ドレイン領域を入れ替えることにより、第1の電荷保持部61に電子を注入して、書込みを行なうことができる。

【0053】

次に、上記メモリ素子の読み出し動作原理を説明する。

【 0 0 5 4 】

第 1 の電荷保持部 6 1 に記憶された情報を読み出す場合、第 1 の拡散層領域 1 7 をソース電極に、第 2 の拡散層領域 1 8 をドレイン電極とし、トランジスタを飽和領域動作させる。例えば、第 1 の拡散層領域 1 7 及び半導体基板 1 1 に 0 V、第 2 の拡散層領域 1 8 に + 2 V、ゲート電極 1 3 に + 1 V を印加すればよい。この際、第 1 の電荷保持部 6 1 に電子が蓄積していない場合には、ドレイン電流が流れやすい。一方、第 1 の電荷保持部 6 1 に電子が蓄積している場合は、第 1 の電荷保持部 6 1 近傍で反転層が形成されにくいので、ドレイン電流は流れにくい。したがって、ドレイン電流を検出することにより、第 1 の電荷保持部 6 1 の記憶情報を読み出すことができる。このとき、第 2 の電荷保持部 6 2 における電荷蓄積の有無は、ドレイン近傍がピンチオフしているため、ドレイン電流に影響を与えない。

【 0 0 5 5 】

第 2 の電荷保持部 6 2 に記憶された情報を読み出す場合、第 2 の拡散層領域 1 8 をソース電極に、第 1 の拡散層領域 1 7 をドレイン電極とし、トランジスタを飽和領域動作させる。例えば、第 2 の拡散層領域 1 8 及び半導体基板 1 1 に 0 V、第 1 の拡散層領域 1 7 に + 2 V、ゲート電極 1 3 に + 1 V を印加すればよい。このように、第 1 の電荷保持部 6 1 に記憶された情報を読み出す場合とは、ソース／ドレイン領域を入れ替えることにより、第 2 の電荷保持部 6 2 に記憶された情報の読出しを行なうことができる。

【 0 0 5 6 】

なお、ゲート電極 1 3 で覆われないチャネル領域（オフセット領域 4 2）が残されている場合、ゲート電極 1 3 で覆われないチャネル領域においては、電荷保持部 6 1、6 2 の余剰電子の有無によって反転層が消失又は形成され、その結果、大きなヒステリシス（閾値の変化）が得られる。ただし、オフセット領域 4 2 の幅があまり大きいと、ドレイン電流が大きく減少し、読出し速度が大幅に遅くなる。したがって、十分なヒステリシスと読出し速度が得られるように、オフセット領域 4 2 の幅を決定することが好ましい。

【0057】

拡散層領域17、18がゲート電極13端に達している場合、つまり、拡散層領域17、18とゲート電極13とがオーバーラップしている場合であっても、書込み動作によりトランジスタの閾値はほとんど変わらなかったが、ソース／ドレイン端での寄生抵抗が大きく変わり、ドレイン電流は大きく減少（1桁以上）した。したがって、ドレイン電流の検出により読出しが可能であり、メモリとしての機能を得ることができる。ただし、より大きなメモリヒステリシス効果を必要とする場合、拡散層領域17、18とゲート電極13とがオーバーラップしていない（オフセット領域42が存在する）ほうが好ましい。

【0058】

更に、上記半導体記憶装置の消去動作原理を図5で説明する。

【0059】

まず、第1の方法として、第1の電荷保持部61に記憶された情報を消去する場合、第1の拡散層領域17に正電圧（例えば、+6V）、半導体基板11に0Vを印加して、第1の拡散層領域17と半導体基板11とのPN接合に逆バイアスをかけ、更にゲート電極13に負電圧（例えば、-5V）を印加すればよい。このとき、上記PN接合のうちゲート電極13付近では、負電圧が印加されたゲート電極の影響により、特にポテンシャルの勾配が急になる。そのため、バンド間トンネルによりPN接合の半導体基板11側にホットホール（高エネルギーの正孔）が発生する。このホットホールが負の電位をもつゲート電極13方向に引きこまれ、その結果、第1の電荷保持部61にホール注入が行なわれる。このようにして、第1の電荷保持部61の消去が行なわれる。このとき第2の拡散層領域18には0Vを印加すればよい。

【0060】

第2の電荷保持部62に記憶された情報を消去する場合は、上記において第1の拡散層領域と第2の拡散層領域の電位を入れ替えればよい。

【0061】

第2の方法として、図6に示すように第1の電荷保持部61に記憶された情報を消去する場合、第1の拡散層領域17に正電圧（例えば、+5V）、第2の拡

散層領域 1 8 に 0 V、ゲート電極 1 3 に負電圧（例えば、 -4 V ）、半導体基板 1 1 に正電圧（例えば、 $+0.8\text{ V}$ ）を印加すればよい。この際、半導体基板 1 1 と第 2 の拡散層領域 1 8 との間に順方向電圧が印加され、半導体基板 1 1 に電子が注入される。注入された電子は、半導体基板 1 1 と第 1 の拡散層領域 1 7 との P N 接合まで拡散し、そこで強い電界により加速されてホットエレクトロンとなる。このホットエレクトロンは、P N 接合において、電子-ホール対を発生させる。すなわち、半導体基板 1 1 と第 2 の拡散層領域 1 8 との間に順方向電圧を印加することにより、半導体基板 1 1 に注入された電子がトリガーとなって、反対側に位置する P N 接合でホットホールが発生する。P N 接合で発生したホットホールは負の電位をもつゲート電極 1 3 方向に引きこまれ、その結果、第 1 の電荷保持部 6 1 に正孔注入が行なわれる。

【 0 0 6 2 】

この第 2 の方法によれば、半導体基板 1 1 と第 1 の拡散層領域 1 7 との P N 接合において、バンド間トンネルによりホットホールが発生するに足りない電圧しか印加されない場合においても、第 2 の拡散層領域 1 8 から注入された電子は、P N 接合で電子-正孔対が発生するトリガーとなり、ホットホールを発生させることができる。したがって、消去動作時の電圧を低下させることができる。特に、オフセット領域 4 2 が存在する場合は、負の電位が印加されたゲート電極により上記 P N 接合が急峻となる効果が少ない。そのため、バンド間トンネルによるホットホールの発生が難しいのであるが、第 2 の方法はその欠点を補い、低電圧で消去動作を実現することができる。

【 0 0 6 3 】

なお、第 1 の電荷保持部 6 1 に記憶された情報を消去する場合、第 1 の消去方法では、第 1 の拡散層領域 1 7 に $+6\text{ V}$ を印加しなければならなかったが、第 2 の消去方法では、 $+5\text{ V}$ で足りた。このように、第 2 の方法によれば、消去時の電圧を低減することができるので、消費電力が低減され、ホットキャリアによる半導体記憶装置の劣化を抑制することができる。

【 0 0 6 4 】

この第 2 の方法は、本発明における半導体記憶装置に適用されるのみならず、

例えば、従来技術であるサイファン・セミコンダクターズ・リミテッド社のメモリ素子（図10）においても、適用することができる。この場合も、記憶を消去するための動作電圧を低下することができ、低消費電力化、メモリ素子劣化の抑制を実現することができる。

【0065】

以上の動作方法により、1トランジスタ当たり選択的に2ビットの書込み及び消去が可能となる。

また、上記動作方法では、ソース電極とドレイン電極を入れ替えることによって1トランジスタ当たり2ビットの書込み及び消去をさせているが、ソース電極とドレイン電極を固定して1ビットメモリとして動作させてもよい。この場合ソース／ドレイン領域の一方を共通固定電圧とすることが可能となり、ソース／ドレイン領域に接続されるビット線の本数を半減できる。

【0066】

このメモリ素子は、通常のロジックトランジスタとは、ほぼ同様の工程を経て形成することができる。まず、図7（a）に示すように、半導体基板11上に、膜厚1～6nm程度のシリコン酸化膜からなるゲート絶縁膜12及び膜厚50～400nm程度のポリシリコン、ポリシリコンと高融点金属シリサイドの積層膜又はポリシリコンと金属との積層膜からなるゲート電極材料膜を形成し、所望の形状にパターニングすることによりゲート電極13を形成した。

なお、ゲート絶縁膜及びゲート電極の材料は、上述したように、その時代のスケーリング則に則ったロジックプロセスにおいて使われる材料を用いればよく、上記材料に限定されるものではない。

続いて、図7（b）に示すように、得られた半導体基板11上全面に、膜厚30～150nm、より好ましくは膜厚50～100nmのシリコン酸化膜51をCVD（Chemical Vapor Deposition）法により堆積した。次に、シリコン酸化膜51上全面に、膜厚20～100nm、より好ましくは30～70nmのシリコン窒化膜52をCVD法により堆積した。更に、シリコン窒化膜52上全面に、200～700nmのシリコン酸化膜53をCVD法により堆積した。

続いて、図 7 (c) に示すように、異方性エッチングによりシリコン酸化膜 5 3、5 1 及びシリコン窒化膜 5 2 をエッチバックすることにより、記憶に最適な電荷保持部を、ゲート電極の側壁にサイドウォールスペーサ状に形成した。

その後、ゲート電極 1 3 及びサイドウォールスペーサ状の電荷保持部をマスクとしてイオン注入することにより、ソース／ドレイン領域 1 7、1 8 を形成した。

【 0 0 6 7 】

本実施の形態の半導体記憶装置によれば、メモリトランジスタの電荷保持部は、ゲート絶縁膜とは独立して形成され、ゲート電極の両側に形成されている。そのため、2 ビット動作が可能である。更には、各電荷保持部はゲート電極により分離されているので書換え時の干渉が効果的に抑制される。また、電荷保持部が担うメモリ機能と、ゲート絶縁膜が担うトランジスタ動作機能とは分離されているので、ゲート絶縁膜圧を薄膜化して短チャネル効果を抑制することができる。してしたがって素子の微細化が容易となる。

【 0 0 6 8 】

また、電荷保持部としてメモリ機能に適した材料膜を選択して形成することができる。本実施例では、シリコン酸化膜とシリコン窒化膜との積層膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜）からなる電荷保持部を用いているので、電荷の注入効率が上がり、かつ、電荷の漏れを軽減することができる。したがって、高速な書換え動作特性と優れた保持特性を併せ持つ半導体記憶装置が提供される。

（実施の形態 2）

本実施の形態の半導体記憶装置は、実施の形態 1 の半導体記憶装置において、ゲート電極から電荷保持部への電荷の注入を抑制したものである。

【 0 0 6 9 】

本実施の形態のメモリ素子を、図 8 を用いて説明する。本実施の形態のメモリ素子は、ゲート電極 1 3 の側壁でのシリコン酸化膜 1 4 の厚さ $T1B$ が、半導体基板上 1 1 上でのシリコン酸化膜 1 4 の厚さ $T1A$ よりも厚いことを特徴としている。そのため、ゲート電極 1 3 からシリコン窒化膜 1 5 への電荷の注入（あるいはシリコン窒化膜 1 5 からゲート電極 1 3 への電荷の放出）を効果的に抑制す

ることができる。したがって、メモリ素子の書換え特性が安定し、信頼性が向上する。

【 0 0 7 0 】

本実施の形態のメモリ素子を形成する手順を、図9により説明する。以下、半導体基板はシリコン基板であり、ゲート電極は多結晶シリコンからなる場合を説明する。図9（a）に示すように、半導体（シリコン）基板11上にゲート絶縁膜12およびゲート電極を形成した。この時、ゲート電極13は、多結晶シリコンからなるのが好ましい。次に、図9（b）に示すように、熱酸化によりシリコン基板11及びゲート電極13の表面にシリコン酸化膜51を形成した。この時、シリコン酸化膜51の膜厚は、シリコン基板11上（領域61）よりも、ゲート電極13の側壁（領域62）の方が厚くなった。これは、単結晶シリコンよりも多結晶シリコンの熱酸化レートが大きいからである。その後、図9（c）に示すように、実施の形態1と同様な手順でメモリ素子を完成した。

【 0 0 7 1 】

上記手順によれば、結晶性の違いによる酸化レートの違いを利用することにより、特に工程を増やすことなくゲート電極側壁の酸化膜厚を選択的に厚くすることができる。したがって、安定した書換え特性が有し、信頼性が高いメモリ素子を簡単な工程で形成することが可能となる。

【 0 0 7 2 】

【発明の効果】

以上より明らかなように、第1の発明の半導体記憶装置によれば、上記ゲート電極側壁の両側に形成された2つの電荷保持部は、上記ゲート絶縁膜とは独立しているので、電荷保持部が担うメモリ機能と、ゲート絶縁膜が担うトランジスタ動作機能とは分離されている。そのため、十分なメモリ機能を有したままゲート絶縁膜を薄膜化して短チャンネル効果を抑制するのが容易である。また、ゲート電極の両側に形成された2つの電荷保持部はゲート電極により分離されているので書換え時の干渉が効果的に抑制される。言い換えれば、2つの電荷保持部間の距離を小さくすることができる。したがって、2ビット動作が可能で、かつ微細化が容易な半導体記憶装置が提供される。

【 0 0 7 3 】

更には、電荷を蓄積する機能を有する第 1 の絶縁体からなる膜が、第 2 の絶縁体と第 3 の絶縁体とに挟まれた構造を有している。そのため、電荷の注入に際して、短い時間で第 1 の絶縁体内の電荷密度を上げ、また、電荷密度を均一にすることができる。また、電荷を蓄積する第 1 の絶縁体は、導電体部（ゲート電極、拡散層領域、半導体基板）とは他の絶縁膜で隔てられているので、電荷の漏れが抑制されて十分な保持時間を得ることができる。したがって、半導体記憶装置の高速書換え、信頼性の向上、十分な保持時間の確保が可能となる。

【 0 0 7 4 】

また、本発明の第 2 の半導体記憶装置によれば、第 1 の発明の半導体記憶装置と同様な作用効果を奏する。更には、上記第 1 の絶縁体の電子親和力が、上記第 2 及び第 3 の絶縁体の電子親和力よりも大きい。そのため、蓄積する電荷が電子の場合、電荷を蓄積する第 1 の絶縁体からなる膜からの電荷の散逸が効果的に抑制され、記憶保持時間が長くなる。更には、電荷を蓄積する第 1 の絶縁体への電荷注入効率が高くなって書換え時間が短縮する。したがって、半導体記憶装置の書換え時間を短縮して、高速動作を実現することができる。

【 0 0 7 5 】

また、本発明の第 3 の半導体記憶装置によれば、第 1 の発明の半導体記憶装置と同様な作用効果を奏する。更には、上記第 1 の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差が、上記第 2 及び第 3 の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差よりも小さい。そのため、蓄積する電荷が正孔の場合、電荷を蓄積する第 1 の絶縁体からなる膜からの電荷の散逸が効果的に抑制され、記憶保持時間が長くなる。更には、電荷を蓄積する第 1 の絶縁体への電荷注入効率が高くなって書換え時間が短縮する。したがって、半導体記憶装置の書換え時間を短縮して、高速動作を実現することができる。

【 0 0 7 6 】

また、本発明の第 4 の半導体記憶装置によれば、第 1 の発明の半導体記憶装置と同様な作用効果を奏する。更には、上記第 1 の絶縁体の電子親和力が、上記第 2 及び第 3 の絶縁体の電子親和力よりも大きく、かつ、上記第 1 の絶縁体におけ

る真空準位と価電子帯の最高準位とのエネルギー差が、上記第 2 及び第 3 の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差よりも小さい。そのため、電子の注入効率と正孔の注入効率の両方が高くなり、例えば書込み時には第 1 の絶縁体に電子を注入し、消去時には正孔を注入して蓄積された電子と再結合させる場合（電子と正孔を入れ替えても同様）、書込み動作と消去動作を共に高速化することができる。

【 0 0 7 7 】

また、本発明の第 5 の半導体記憶装置は、第 1 の発明の半導体記憶装置において、第 1 ～第 3 の絶縁体を具体的に特定している。電荷を蓄積する機能を有する第 1 の絶縁体はシリコン窒化膜であり、電荷（電子及び正孔）をトラップする準位が多数存在するため大きなヒステリシス特性を得ることができる。また、第 2 及び第 3 の絶縁膜はシリコン酸化膜であるから、上記第 1 の絶縁体の電子親和力が、上記第 2 及び第 3 の絶縁体の電子親和力よりも大きく、かつ、上記第 1 の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差が、上記第 2 及び第 3 の絶縁体における真空準位と価電子帯の最高準位とのエネルギー差よりも小さい。したがって、書込み動作と消去動作を共に高速化することができる。更には、シリコン酸化膜およびシリコン窒化膜は共に L S I プロセスでごく標準的に用いられる材料であるから、製造プロセスが簡単になる。

【 0 0 7 8 】

一実施の形態によれば、上記半導体基板上における上記第 2 の絶縁体からなる膜の厚さは、30 nm 以上であって 150 nm 以下であるから、上記第 1 の絶縁体に蓄積された電荷の漏れを抑制しつつ、上記第 1 の絶縁体への電荷の注入を十分に高速に行なうことができる。したがって、高速の書換え動作と十分な保持時間とを両立した半導体記憶装置が提供される。

【 0 0 7 9 】

また、一実施の形態によれば、シリコン窒化物である上記第 1 の絶縁体からなる膜の厚さは、上記半導体基板上において、20 nm 以上であって 100 nm 以下であるから、半導体記憶装置の閾値変化（あるいは読出し電流変化）を十分として素子間ばらつきを抑え、かつ、記憶保持中のシリコン窒化膜中での電荷移動

による閾値（あるいは読出し電流）の変化を抑制することができる。

【 0 0 8 0 】

また、本発明の第 6 の半導体記憶装置によれば、第 1 の発明の半導体記憶装置と同様な作用効果を奏する。更には、上記ゲート電極の側壁近傍における上記第 2 の絶縁体からなる膜の厚さは、上記半導体基板上における上記第 2 の絶縁体からなる膜の厚さよりも厚いから、ゲート電極から電荷を蓄積する第 1 の絶縁体への電荷の注入（あるいは第 1 の絶縁体からゲート電極への電荷の放出）を効果的に抑制することができる。したがって、半導体記憶装置の書換え特性が安定し、信頼性が向上する。

【図面の簡単な説明】

【図 1】

本発明の半導体記憶装置（実施の形態 1）を示す要部の概略断面図である。

【図 2】

本発明の半導体記憶装置（実施の形態 1）を一部拡大した概略断面図である。

【図 3】

図 2 の切断面線 A - A' に沿って、エネルギーバンドを示した図である。

【図 4】

本発明の半導体記憶装置（実施の形態 1）の書込み動作を説明するための要部の概略断面図である。

【図 5】

本発明の半導体記憶装置（実施の形態 1）の第 1 の読み出し動作を説明するための要部の概略断面図である。

【図 6】

本発明の半導体記憶装置（実施の形態 1）の第 2 の読み出し動作を説明するための要部の概略断面図である。

【図 7】

本発明の半導体記憶装置（実施の形態 1）の製造方法を説明するための要部の概略断面工程図である。

【図 8】

本発明の半導体記憶装置（実施の形態 2）を示す要部の概略断面図である。

【図 9】

本発明の半導体記憶装置（実施の形態 2）の製造方法を説明するための要部の概略断面工程図である。

【図 1 0】


従来の半導体記憶装置を示す要部の概略断面図である。

【符号の説明】


- 1 1 …半導体基板
- 1 2 …ゲート絶縁膜
- 1 3 …ゲート電極
- 6 1、6 2 …電荷保持部
- 1 7、1 8 …拡散層領域
- 4 2 …オフセット領域

【書類名】 図面


【図 1】





【図2】




【図 3】




【図 4】




【図 5】




【図6】






【図 7】




【図8】



【図9】



【図 1 0】



【書類名】 要約書

【要約】

【課題】 従来の1つの電界効果トランジスタで2ビットの記憶が可能な不揮発性メモリは、ゲート絶縁膜がONO膜の3層構造であり、薄膜化が困難であるため、素子の微細化が困難であるという問題があった。すなわち、ゲート絶縁膜の膜厚に関するスケーリングが困難であり、短チャネル効果の増大を招くことにより、素子の微細化が果たせなかった。

【解決手段】 ゲート電極側壁の両側にゲート絶縁膜と独立した2つの電荷保持部を形成することで、電荷保持部が担うメモリ機能と、ゲート絶縁膜が担うトランジスタ動作機能とを分離する。ゲート電極の両側に形成された2つの電荷保持部はゲート電極により分離されているので書換え時の干渉が効果的に抑制される。したがって、1つのトランジスタで2ビットの記憶保持を実現しながら、更に微細化することができる半導体記憶装置を提供される。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号 [000005049]

1. 変更年月日	1990年 8月29日
[変更理由]	新規登録
住 所	大阪府大阪市阿倍野区長池町22番22号
氏 名	シャープ株式会社